報告主題 | 3D FPGA設(shè)計挑戰(zhàn)與探索 |
主辦單位 | 信息工程學(xué)院 |
報告地點 | 逸夫圖書館二樓報告廳 |
報告時間 | 2025-04-19 09:00 |
報告人 | 邸志雄 |
主講人簡介 | 博士生導(dǎo)師，西南交通大學(xué)集成電路學(xué)院副院長。研究方向：數(shù)字芯片物理實現(xiàn)算法、GPGPU芯片設(shè)計、高性能圖像編解碼芯片設(shè)計、FPGA加速器設(shè)計等。2014年博士畢業(yè)于西安電子科技大學(xué)微電子學(xué)與固體電子學(xué)專業(yè)。主持國家自然科學(xué)基金、四川省科技廳重點項目等項目，與華為海思、上海安路科技等業(yè)界頂尖企業(yè)有多項橫向合作項目。在IEEE TCAD、IEEE GRSL、IEEE TCAS-Ⅱ、IEEE TCAS-Ⅰ、IEEE TIE、IEEE TCSVT、DAC、ASP-DAC、GLS-VLSI、電子學(xué)報等國際與國內(nèi)學(xué)術(shù)頂級期刊和會議發(fā)表論文多篇。擔(dān)任電路與系統(tǒng)頂級期刊IEEE TCAS-Ⅱ Guest Editor，長期擔(dān)任ISEDA、CCF-DAC等多個學(xué)術(shù)會議Chair。四川省一流線上課程負(fù)責(zé)人，教育部華為智能基座優(yōu)秀教師，指導(dǎo)學(xué)生在科創(chuàng)競賽獲國家級一等獎獎勵十余項。 |
內(nèi)容摘要 | FPGA是一種典型的大規(guī)模數(shù)字集成電路芯片。3D集成是FPGA突破容量和性能瓶頸的重要手段，已被廣泛應(yīng)用于超大規(guī)模硬件加速器部署和Emulator中，而現(xiàn)有面向2D架構(gòu)的FPGA CAD方法在Multi-Die架構(gòu)下面諸多新的困難：較難充分感知Die內(nèi)架構(gòu)特點和Die間超長線的延遲，因而在各個環(huán)節(jié)較難形成更適合Multi-Die架構(gòu)的部署方案，制約系統(tǒng)PPA；設(shè)計規(guī)模大，導(dǎo)致運行時過長，試錯優(yōu)化迭代的時間成本居高不下。報告重點分享2.5D/3D FPGA架構(gòu)特點、傳統(tǒng)方法所面臨的挑戰(zhàn)，以及現(xiàn)有應(yīng)對措施。 |
可參加師生人數(shù) | 200 |
